PATENT ABSTRACTS OF JAPAN

(11) Publication number:

02205111 A

(43) Date of publication of application: 15.08.1990

(51) Int. CI

H03K 5/156

(21) Application number:

01025238

(71) Applicant: YOKOGAWA ELECTRIC CORP

(22) Date of filing:

03.02.1989

(72) Inventor: **SUGIMURA AKIO**


(54) WAVEFORM FORMATTER CIRCUIT

(57) Abstract:

PURPOSE: To obtain a signal with short pulse width without being affected by the operating minimum pulse width of an RS flip-flop by directly generating the rise of a pulse with a first clock edge signal and the fall of the pulse with a second clock edge signal.

CONSTITUTION: A gate 24 is closed by setting an NRZ signal to be added on the gate 24 at,'LOW', and a clock edge signal 2 whose timing is adjusted inputted from a delay element 22 is prevented from passing. Therefore, no D-FF 25 is operated, and only a D-FF 23 is operated by pattern data added from a memory 3 and a clock edge signal 1 added via a delay element 21. Since the D-FF 23 outputs the pattern data added on a terminal D at the leading edge of the clock edge signal 1, the NRZ signal can be obtained from the terminal Q of the D-FF 23. Thereby, it is possible to secure the pulse width of an output signal as a preset value as designed, and to obtain the signal with pulse width narrower than conventional one.

COPYRIGHT: (C)1990, JPO& Japio



19 日本国特許庁(JP)

@ 公 開 特 許 公 報 (A) 平2-205111

⑤Int.Cl. 5

識別記号

庁内整理番号

33公開 平成2年(1990)8月15日

H 03 K 5/156

M 6959-5 J

審査請求 未請求 請求項の数 1 (全7頁)

50発明の名称 次

波形フオーマツタ回路

②特 願 平1-25238

20出 願 平1(1989)2月3日

风発明者 杉村

明男

東京都武蔵野市中町2丁目9番32号 横河電機株式会社内

⑪出 願 人 横河電機株式会社

東京都武蔵野市中町2丁目9番32号

四代 理 人 弁理士 小沢 信助

明細金

1. 発明の名称

波形フォーマッタ回路

2. 特許請求の範囲

"HIGH"と"LOW"の任意の組合せからなるパターンデータを基準クロックの周期で発生する手段(3)と、

基準クロックのエッジから任意のディレイ時間 で発生する第1と第2のクロックエッジ信号を出 カする手段(4)と、

前記パターンデータを D 端子に入力し第 1 のクロックエッジ信号を第 1 の遅延素子 (21)を介してクロック端子に導入する第 1 の D 形フリップフロップ (以下、単に DFF と記す)と、

一方の端子に第2の遅延素子(22)を介して第2のクロックエッジ信号を導入し、他方の端子にこのゲートの開閉を制御する制御信号(RZ/NRZ)を導入するゲートと、

D 堪子が"HIGH"に接続され、クロック増子に 許記ゲートの出力を導入し、Q 増子を第1のDFF のリセット端子に接続し、自らのリセット端子を 第1のDFF のQ端子に接続した第2のDFF と、 を備えた波形フォーマッタ回路。

3. 発明の詳細な説明

く産業上の利用分野>

本発明はパルス列信号を出力するものであり、 そのパルスの発生周期とパルス幅を設定できる波 形フォーマッタ回路に関する。

く従来の技術>

例えばLSI テスタ等の分野では、LSI を試験するために、パルスの発生周期とパルス幅が異なるパルス列信号を必要とする。

第4図は従来の波形フォーマッタ回路の構成を 示す図、第3図はこの回路のタイムチャートである。

第4回において、1は基準クロックを発生する 基準クロック発生器、2はこの基準クロックを計 数するプログラムカウンタ(以下、単にPC 2と記 す)である。3はPC 2の計数値をアドレス信号と して導入するメモリであり、後述するパターンデ ータが書込まれたものである。例えばメモリ3のアドレスAD1:1、AD2:0、AD3:1、AD4:0が書込まれていると、基準クロックC1、C2、C3、C4、…が発生し、PC 2の出力がAD1、AD2、AD3、…と変化すれば、第3図(1)に示すパターンデータがメモリ3から出力される。ここで1は"HIGH"、0は"LON"を意味する。

4 はプログラマブル・エッジジェネレータ (以下 単に PEG 4 と記す)であり、第3 図(3)。(4)に示す 2 つのクロックエッジ信号1、2 を出力するものである。説明を加えると PEG 4 は、基準クロックを 導入し、この 基準クロックの例えば立上がり エッジを基準時刻として、予めプログラムされた ディレイ時間 I1、 I2(第3 図参照) 後に、2 つのクロックエッジ信号1、2 を出力するものである。6 は RSフリップフロップ (以下 単に RSFF 6と記す)であり、クロックエッジ信号1が "HI にいる。従って、クロックエッジ信号1が "HI

GH"になるとその出力Qは"HIGH"となり、クロ

記す)であり、RSFF 6のQ 端子から出力される動作クロックのエッジ(第4図の場合は立上がりD 端子の状態(第3図のパターンデータ)をQ端子の状態(第3図のパターンデータ)をQ端子からは第3図のパターンデータ)と第3図に示す波形が得られる。このような信号のことを一般にNRZ 信号(Non Return Zero)と言う。NRZ 信号は動作クロックの立上がりエッジ時に変になり、CON でに変える。NRZ 信号もRZ信号と同様に変えるのパターンデータと動作クロックの形態を変化させることにより種々のフォーマットにすることができる。

以上のように第4図の回路は、ゲート7から第 3 図(5)に示すRZ信号を、DFF 8 から第3図(6)に示すNRZ 信号を出力することができる。このRZ信号と MRZ 信号はどちらもメモリ3 に書込むパターンデータと PEG 4 からのクロックエッジ信号1, 2によりそのフォーマットを設定することができる。ここでRZ信号と MRZ 信号を構成する回路は異な ックエッジ は 号 2 が "HIGH" となるとその出力は "10H" となる。 即ち、 2 つのクロックエッジ 信 号 I . 2 の 発生 時 間 差 (T2-T1) の パルス 編 を 持 つ 動 作 クロックを 出力 する (第 3 図 ② 参 照) . なお、 RSFF 6 から 出力 される 第 3 図 ② の 動 作 クロック 信 号 の パルス 編 と、 上述 した 基 単 時 刻 (第 3 図 の C1、 C2、 …) からの ディレイ 時 間 とは、 PEG 4 により 制 御 する ことが できる。

ゲートでは、第3図(I)のパターンデータと第3図の動作クロックとの論理積を演算しているので、第3図(S)に示す波形が出力される。このような信号のことを一般にRZ信号(Return Zero)と言う。このRZ信号はパターンデータが「HIGH"であってクロックエッジ信号1と2のエッジ期間(即ち動作クロックのパルス幅)だけ"HIGH"レベルになる信号のことである。RZ信号は第3図(I)のパターンデータと動作クロックの形態を変化させることにより種々のフォーマットにすることができる。

8はD形フリップフロップ(以下単にDFF 8 と

るため、基準時刻に対してRZ信号とNRZ 信号のディレイ時間も異なってくる。説明を加えるとRZ信号は、パターンデータと動作クロックを導入したゲートでを介して得られるが、NRZ 信号は、DFF 8 を介して得られる。DFF 8 は、複数個のゲート業子から構成されるのでこのDFF 8 を通過するNR 2 信号はゲートでも1 個通過するRZ信号より遅れが大きい。そこで、この遅れ時間をを吸収するため、ゲートでとDFF 8 の出力端に遅延素子9、10を設けタイミング調整をしている。

そして選延業子9% 10のから出力されるタイミングの調整されたRT信号と参 MRZ 信号をセレクタ11で選択し出力として取出している。セレクタ11でどちらの信号を選択するかの制御信号RZ/MRZは、図示しないコントローラから加えられる。
<発明が解決しようとする課題>

以上のような従来の回路は2つの問題がある。
① 遅延業子7、10を通過するRZ信号とRRZ信号のバルス放形は放形面みを起こし、立止がり時間と立下がり時間が同一にならず、その結果バル次

幅が変ってしまう。即ち、設定値通りのパルス幅 を得ることができない問題がある。

説明を加える。ゲート7とDFF 8 の出力段は、第6図に示すように2つのトランジスタを有用でいる。一方のトランジスタは電流 1 1 の供給用であり、他方は電流 1 2 の吸引用である。通常このなった。10を通過するに加えると、この遅延素子9、10に加えると、この遅延素子9、10に加えると、この遅延素子9、10に加えると、この遅延素子9の傾斜。と立下がりの傾斜しが異なるため、パルス幅が変化してしまうのである。

② 第4図の回路はパルス幅の狭いRZ信号、NRZ信号を作り出す上で第5図で説明するような制限を受ける。RZ信号、NRZ信号の最小パルス幅は、動作クロックの最小パルス幅で決定される(第3図の②と(5)より明らか)。第5図はRSFF 6にて動作クロックが作り出される動作を説明する図である。

RSFF 6(RSプリップフロップ)は、セットペ子

路を提供することである。

<課題を解決するための手段>

本発明は、上記課題を解決するために

"HIGH"と"LOW"の任意の組合せからなるパターンデータを基準クロックの周期で発生する手段(3)と、

基準クロックのエッジから任意のディレイ時間 で発生する第1と第2のクロックエッジ信号を出 力する手段(4)と、

前記パターンデータを D 堀子に入力し第1のクロックエッジ信号を第1の遅延素子(21)を介してクロック端子に導入する第1の D 形フリップフロップ (以下、単に D F F と記す)と、

一方の端子に第2の遅延案子(22)を介して第2のクロックエッジ信号を導入し、他方の端子にこのゲートの開閉を制御する制御信号(RZ/MRZ)を導入するゲートと、

D 帽子が"HIGH"に接続され、クロック帽子に 前記ゲートの出力を導入し、Q 帽子を第1のDFF のリセット帽子に接続し、自らのリセット帽子を 及びリセット端子に加えられた信号のレベルで動作する。即ち、RSフリップフロップはセット端子・リセット端子に加えられた信号が、極めて狭いパルス幅信号であると動作できない。そこで、市販されているRSフリップフロップは、動作することができる最小の入力パルス幅を規格化し明記している。

また、RSフリップフロップをセット動作からリセット動作又はその逆に切替えるためには、セット端子とリセット端子に加える信号にある時間間隔を持たせないと動作しない。この最小時間間隔も市販のRSフリップフロップでは明記されている。第5図において示したαは、この最小の時間間隔である。

第5 図から明らかなように、RSFF 6で得られる 動作クロックの最小パルス幅Wm ι n = E + α であり、RSフリップフロップの性能により制限を 受ける。

本発明の目的は、パルス幅変動を防ぎ、出力最 小パルス幅をより狭くできる波形フォーマッタ回

第1のDFF のQ端子に接続した第2のDFF と、からなる手段を講じたものである。

<作用>

本発明では第4図で説明した動作クロックを作成せず、直接第1のクロックエッジ信号でパルスの立上がりを生成し、第2のクロックエッジ信号でパルスの立下がりを生成している。従ってRSフリップフロップの動作最小パルス幅(第5図のE+α)に左右されないので従来より短いパルス幅の信号を得ることができる。

またクロックエッジ信号を遅延素子で調整しており、しかもこのタイミング調整したクロック マッジ信号(これはパルス幅が変化してもよい)をエッジ動作するD形フリップフロップのクロック な場子に加えているので、パルス幅が変動することはない。即ち、タイミング調整したクロックとすど信号の一方のエッジ(例えば立上がりエッシのみに同期して動作するのでパルス幅は変動しない

く実施例>

以下、図面を用いて本発明を詳しく説明する。 第1図は本発明に係る波形フォーマッタ回路の 一実施例を示す図、第2図は第1図回路のタイム チャートである。

第1 図において、構成素子番号 1 ~ 4 は第4 図で説明したものと同様であるためこれら動作説明を省略する。なお、構成素子番号 1 ~ 4 の部分については、第1 図の構成に限定するものでなく要するに、 "HIGH"と "LOH"の任意の組合せからなるパターンデータを基準クロックの周期で発生する手段と、 基準クロックのエッジから任意のディレイ時間で発生する第1 と第2 のクロックエッジ信号を出力する手段と、を備えていればよい。

21と22は遅延素子であり、例えばインダクタンスとコンデンサとから構成されるものである。遅延素子21はPEG 4 から出力されるクロックエッジ信号1を遅延させ、遅延素子22はクロックエッジ信号2を遅延させる。

23は第1のDFF であり、メモリ3からパターン

1 (第4図では動作クロック)の立上がりエッジ時におけるパターンデータの"HIGH"又は"LOM"に交化する信号である。この場合、ゲート24に加える制御信号RZ/NRZを"LOM"としてこのゲート24を閉じ(ゲート24の出力を"LOM"にロック)、遅延素子22から来るタイミング調整されたクロックエッジ信号2を通過させない。

従ってDFF 25は動作せず、DFF 23のみがメモリ3から加えられるパターンデータ(第2図(I)参照)と遅延業子21を介して加えられるクロックエッジ 信号 I (第2図(2)参照)により動作する。DFF 23はクロック端子に加えられたクロックエッジ信号 I の立上がりエッジ時における D 端子に加えられたパターンデータを出力するから、DFF 23のQ端子からは第2図(3)に示す MRZ 信号が得られる。

ここでPEG 4 から出力されるクロックエッジ信号 1 は選延業子21を経由しているので、遅延業子21を通過したパルス幅は、第 6 図、第 7 図で説明したと同様な理由でPEG 4 の出力信号のパルス幅と異なる。しかし第 1 図の回路で得られる NR Z 信

データを D 端子に入力し、クロックエッジ信号 1 を遅延素子 21を介してクロック端子に導入する。この Q 端子から目的とするフォーマットを持ったパルス列信号が得られる。

24はゲートであり、例えば論理積液算を行う。 このゲート24は、一方の端子に遅延業子22を介し てクロックエッジ信号2を導入し、他方の端子に このゲートの開閉を制御する制御信号(RZ/NRZ) を導入する。この制御信号は、第4図のセレクタ に加えられる信号と同様なものであり、図示しな いコントローラから加えられる。

25は第2のDFFであり、D端子が"HIGH"に接続され、クロック場子にゲート24の出力を導入し、Q端子を第1のDFF 23のリセット端子に接続し、自らのリセット端子を第1のDFF 24のQ端子に接続している。

以上のように構成された第1図回路の動作を第2図を参照しながら説明する。

(A) MRZ 信号を出力する動作

MRZ 信号は、記述のようにクロックエッジ信号

号のパルス幅は1(第2図(5)参照)は、設計値通りである。この場合の設計(PEG 4 の設定)は、クロックエッジ信号1の立上がり時刻のみ規定であり、その周期は1がNRZ 信号のパルス幅でクロックは登を受けない。その理由はクロパルス幅が決定されるので、のNRZ 信号1のので、の場合では立上がりである。選手である。なお、定理を表でするので、NRZ 信号の立上がり及び立下がりから、多名ので、NRZ 信号の立上がり及び立下がりから、21によりので、NRZ 信号の立上がり及び立下がりから、21によりので、NRZ 信号の立上がり及び立下がりから、21によりので、NRZ 信号の立上がり及び立下がりから、21により調整できる。

(B) RZ信号を出力する動作

RZ信号は、記述のようにパターンデータが『fl] GH"であってクロックエッジ信号1と2のエッジ 期間だけ"HIGH"レベルになる信号のことである。 この信号を出力する場合は、デート24に加える制 御信号 RZ/NRZ を"HIGH"にして ゲート 24を開とする。即ち、遅延業子 22を介して PEG 4 のクロックエッジ信号 2 がゲート 24を通過し、DFF 25のクロック端子に加えられるようになっている。

まず第2図②のようにクロックエッジ信号1が 立上がると、パターンデータは第2図(1)のように "HIGH" であるため、DFF 23のQ端子は第2図(6) のように "HIGH" となる。

次にクロックエッジ信号 2 が立上がると(第 2 図(3) 参照)、この"HIGH"レベルはゲート 24を介して Dff 25のクロック端子に加えられる。 Dff 25 は D 端子が"HIGH"であるため Q 出力を"HIGH"とする(第 2 図(4) 参照)。この Q 出力は Dff 23の リセット端子に加えられるので、 Dff 23の Q 出力は"LOW"となる(第 2 図(6) 参照)。

従って DFF 23の Q 出力は "HIGH" となり、この "HIGH" が DFF 25のリセット 端子に加えられるので、 DFF 25の Q 出力は "LOW" となって次の信号の入力に備える (第2 図(4)参照).

以上の動作により第2図(6)に示すパルス幅t2の

時間もTpoである。この際のDFF 23の動作は、 リセット端子に加えられた信号によるのでレベル 動作であるが、DFF 23が前にレベル動作したのは クロックエッジ信号 2 の前の立上がりエッジ時で あるため、時間が経過しているのでリセット端子 にDFF125の信号が加えられてから時間Tpo 後に DFF23 は動作する(立下がる)ことができる。

以上のように第1図回路ではクロックエッジ信号1、2の立上がりエッジのみでRZ信号のパルス幅を決定できるので、双方の"HIGH"期間が重なる程2つのクロックエッジ信号1、2を近接することができる。従って第4図の従来例よりパルス幅の鉄い信号を得ることができる。

なお、RZ信号のパルス幅が遅延素子21,22の影響されず、設定通りである理由はNRZ 信号の所で説明したので省略する。

<本発明の効果>

以上述べたように本発明によれば、次の効果が得られる。

① フォーマット出力部であるDFF 23の出力段に

RZ信号が得られる、要約すると、RZ信号の立上がりはDFF 23に加えられるクロックエッジ信号 1 の立上がりエッジで動作し、立下がりはクロックエッジ信号 2 の立上がりエッジで動作する DFF 25で実現するようにしている。

ここで第1図の回路で得られるRZ信号(第2図 (6))と、クロックエッジ信号1,2 (第2図(2), (3))と、DFF 25のQ出力(第2図(4))との時間関係を説明する。

クロックエッジ信号 1 が立上がってから RZ信号が立上がるまでの時間は TPoである、 TPoはフリップフロップ 1 段を通過する伝播遅延時間であり、通常 1 ns~2 ns程である、この場合クロックエッジ信号 1 は DFF 23のクロック端子に加えられているのでエッジ動作により DFF 23は動いている。

次にクロックエッジ信号2が立上がってからDF F 25のQ出力が立上がるまでの時間もTp o である。そしてDFF 25のQ出力の立上がりからDFF 23 のQ出力が立下がる(RZ信号が立下がる)までの

タイミング調査用の遅延素子が入らないため、出力であるRZ信号、NRZ 信号のパルス幅は設定値通りの値が確保される。

③ 本発明で得られる最小のパルス幅は、クロックエッジ信号のパルス幅に依存しないので従来例より狭いパルス幅の信号を得ることができる。


4. 図面の簡単な説明

第1団は本発明に係る波形フォーマッタ回路の一実施例を示す図、第2団は第1団回路のタイムチャート、第3団は第4団回路のタイムチャート、第4団は従来例を示す図、第5団〜第7団は従来例を説明するための図である。

3 …メモリ、4 … PEG 、21, 22… 遅延業子、23, 25… DFF 、24… ゲート。

代理人 弁理士 小 沢 信






第1図


<u>⊠</u>

採




The state of the s

第 3 図



第 4 図



第 5 図

